logo
logo
https://groupby-public-image.s3.ap-northeast-2.amazonaws.com/startups/1542/1760405706/pnklqg_nue1-0_logo.png
오토실리콘끊임없는 도전과 혁신으로 세상에 없던 새로운 반도체의 길을 엽니다.
대전 유성구 ‧ 소재/부품
[오토실리콘] Layout Design Engineer
포지션하드웨어 엔지니어
경력 구분경력 전체 (팀장급 희망)
특이사항CTO 있음, 원격근무 없음
스킬
Verilog
주요업무
  1. 혼성 신호 chip의 floor-planning 및 다양한 block의 full custom 레이아웃 설계
  2. 고정밀 회로 (voltage reference, oscillator, ADC/DAC 등)의 레이아웃 설계
  3. 고전압 회로 (regulator, charge pump 등)의 레이아웃 설계
  4. 노이즈 및 EMC에 강건한 레이아웃 설계
  5. 고전압 ESD network 설계 및 레이아웃 설계
자격요건
  1. 전자/전기 계열 학사 이상 졸업
  2. 나이/성별 무관
  3. Analog 회로설계 분야 5년 이상 경력
우대사항
  1. 혼성 신호 chip의 floor-planning 및 full custom 레이아웃 설계 전문성
  2. 고전압 BCD 공정의 높은 이해 및 활용성
  3. 고전압 ESD 회로 개발 및 레이아웃 설계 전문성
  4. SKILL 및 SVRF 코딩 전문성 및 업무 효율화에 활용성
  5. 다양한 foundry의 PDK에 대한 높은 이해도와 tape-out process 수행 경험
채용절차

1차 서류면접 > 처우협의 > 합격

*2차면접의 경우 사정에 따라 변경 될 수 있습니다

합류하면 얻을 수 있는 것
#직무_몰입도#활발한_기술_논의#수평적_관계#자율성#주도성#젊은_팀#도전적인_문제#비즈니스_모델#유연근무
근무지
대전시 유성구 탑립동 914, 3층 (대전, 유성구)
logo
블로그커뮤니티이용약관문의개인정보 처리방침
(주)그룹바이HR | 서울특별시 영등포구 영등포로 150 C동 908호대표 : 임진하 / 박상민사업자등록 : 333-88-02226유료직업소개업 등록번호 : 제 2005-3180270-14-5-00019호직업정보제공사업 신고번호 : J1200020230023문의 : hello_world@groupby.biz | 070-8018-7502 (평일 오전 10시 ~ 오후 6시)
instagramkakaotalkyoutube